Kondisi
yang digunakan adalah percobaan 4 kondisi 6 yaitu buatlah rangkaian J-K flip
flopseperti pada gambar percobaan dengan ketentuan input B0=1, B1=1, B2=1,
B3=clock, B4=0, B5=don’t care, B6=0
Pada
percobaan 4 kondisi 6 yang dipilih dimana inputnya B0=1, B1=1, B2=1, B3=clock, B4=0, B5=don’t care, B6=0. Switch yang dihubungkan ke
power berlogika 1 dan switch yang dihubungkan ke ground berlogika 0. Untuk switch
1 atau B0 bersifat reset sedangkan switch 2 atau B1 bersifat set. Untuk B2
dihubungkan ke J pada JK Flip Flop dengan input logika 1. Sedangkan,untuk B4
dihubungkan ke K pada JK Flip Flop dengan inputnya logika 0. Sehingga saat
clock diberikan pada JK Flip Flop yang dihambat dengan resistor sebesar 120 ohm
, maka JK Flip Flop bersifat set yang secara bergantian belogika 1 dan 0 dan
kemudian berhenti dengan sendirinya atau self stopping. Pada B5 dihiraukan
dihubungkan ke D pada D Flip Flop sehingga output Q berlogika 0 dan Led 3 tidak
menyala. Sedangkan, pada B6 yang berlogika 0 dihubungkan ke clock pada D Flip
Flop sehingga pada output Q komplemen berlogika 1 dan lampu pada Led 4 menyala.
Karena pada dasarnya Q dan Q komplemen untuk outputnya berlawanan oleh karena
itu Q dan Q komplemen tidak pernah menyala secara bersamaan.
Download File HTML (disini)
File Simulasi Rangkaian (disini)
Datasheet JK Flip Flop (disini)
Video Tutorial (disini)
Tidak ada komentar:
Posting Komentar